（記者楊連基台北報導）巨有科技日前對外宣佈，未來巨有科技將致力建置完整的矽智財服務網路，透過各領域的專業IP服務夥伴，加上巨有科技專精的系統單晶片整合設計、佈局與Turnkey服務，強化設計服務價值鍊的效率。

　　憑藉多年累積的專業IP整合設計服務經驗，今年巨有科技陸續成為國際級IP大廠之設計服務夥伴。日前，巨有科技成為全球知名的矽元件資料庫(Library)供應商Artisan Components, Inc. 的「黃金級」設計服務中心夥伴(ServiceNet “Gold” Design Center Partner)，可以加速元件資料庫的授權程序及支援服務，Artisan 目前在全球共有七家「黃金級」的設計中心夥伴，必須達到取得ServiceNet資格三年以上，每年必須成功 Tape-out 10個以上專案的條件才能通過Artisan的黃金級夥伴的認證。

　　另一方面，全球最大之16/32位元內嵌式RISC微處理器解決方案領導廠商－ARM Limited (安謀國際)，今年第一季也與巨有科技簽訂ATAP計劃，正式授權巨有科技成為ARM認證之設計服務中心(ARM Approved Design Center)，巨有科技將可為以ARM為核心之系統製造廠商及矽晶片廠商提供設計與諮詢服務。

　　在記憶體、類比與混合訊號IP方面，巨有科技選擇與國內專業IP廠商積丞科技合作。透過此項合作關係，巨有科技將可提供類比與混合訊號IP模組的訂製、修改與整合的服務。賴總經理表示，「在各類不同應用領域的IP方面，巨有科技也正與許多國際知名IP供應商洽談類似的IP合作關係網路，以提供客戶最完整的服務。而與積丞科技等國內專業IP廠商合作，可以減少溝通不良的問題，自然會提高服務客戶的效率，對於客戶、IP供應商、巨有科技而言，實為三贏的作法。」

　　在巨有科技專精的設計服務領域，則集中資源於設計流程工具的整合與設計方法的改善，目前巨有科技已配合台積電最新的設計參考流程(Reference Flow 4.0)，利用最新的EDA設計工具，以及內部教育訓練活動，提高設計研發人員的生產力。賴總經理進一步說明，日前巨有科技，完成一項0.18微米，1.2百萬閘級，RTL to GDSII的設計專案，比客戶要求的設計時間提早50%完成sign-off，可以說明具體展現了過去持續投資在設計工具與人員訓練的結果。

　　巨有科技總經理賴志賢表示，「IC設計業者儘可能整合更多功能於既有設計中則是不變的，雖然系統單晶片(System-on-a-Chip; SoC)的潮流雖然因為設計難度高、整合困難、良率提升等問題而屢遭質疑，其中瓶頸主要有三：其一是矽智財來源不足，各IC設計業者於特定應領域皆有一定的專長技術，但是欲擴大核心技術的應用領域時，一定會遭遇整合其他功能IP模組的問題，此時如果缺乏適當的矽智財來源及交易機制，設計專案將會嚴重延後。其二是矽智財整合能力問題，一個良好的IP，必須能提供完整的技術文件與檔案，讓IP使用者或整合者能夠很容易地將IP功能模組整合入整合設計專案當中。其三是測試與驗證問題，系統單晶片複雜度高，使得各IP驗證及全晶片之測試驗證成為最後的瓶頸工作，若無法有效地進行驗證與測試，晶片將無法快速普及於市場。」

　　賴總經理進一步指出，身為SoC設計服務業者，應該提供充足且最符合客戶需求的IP資源，讓設計服務的價值鍊發揮綜效。相對於其他設計服務業者自行設計IP模組的作法，巨有科技選擇合作策略，結合各應用領域知名專業IP公司的技術與服務資源，巨有科技則專精在IP整合、全晶片之設計驗證及生產測試Turnkey活動的效率提升上，讓客戶擁有多樣質優的IP選擇，除了可以得到最符合規格要求的IP來源外，在整個設計專案及生產的過程中，也能得到最佳的全方位支援服務。

　　巨有科技今年業績成長顯著，公司自結上半年營收達新台幣 1億9339萬元，相較去年同期成長約 62.9%，同時6月份營收也創造了去年以來單月之歷史新高，顯示巨有科技市場拓展的努力已開花結果，預估下半年公司業績將持續大幅成長。