巨有科技整合65奈米設計流程 藉由IP重複使用的概念 大幅縮短設計上市時間  

 

(電子時報記者張琳一)

  巨有科技一直專注於ASIC設計服務,從規格制定、設計驗證、矽驗證到晶片量產,巨有皆以提供最佳的服務為目標。目前在先進90奈米製程已有數個專案, 至於更高階的65奈米製程,巨有也已經做好準備,能為客戶提供先進製程的設計服務。而為了因應晶片功能日益複雜的要求,以及緊湊上市時間的挑戰,巨有成功整合了設計與系統驗證的環境,提供客戶一個從RTL設計到系統FPGA驗證的快速解決方案。

  巨有科技表示,以日前案件為例,客戶需求一個以ARM7為中心的先進設計。從可行性評估到確認規格後,巨有在6週內就完成RTL的設計及整合,並於1週內把RTL轉到FPGA emulation板,提供給客戶做進一步系統整合與驗證。整個設計在2個月後完成驗證,日前也已經正式投片生產。巨有指出,整個設計成功的要素為:於設計方面,大量重複使用silicon-proven IP,運用先進的EDA設計輔助工具自動整合IC內部區塊;於系統驗證方面,使用先進的FPGA prototyping 系統,幫助客戶提前驗證系統的成熟度。

  巨有科技協理魯養麟表示,在SOC的環境中,AMBA bus已經成為一個普遍接受的互連標準。巨有所提供的解決方案是一個以AMBA bus為主的設計流程,可幫助客戶快速的將設計整合到驗證環境。客戶也可從巨有科技所提供的豐富與可客製化的silicon proven IP群中,選出需要的設計方塊,再藉由巨有所提供的系統,自動整合所有設計方塊,並產生相對應的測試patterns。這套設計流程可大幅減低工程師人力與時間的需求,也避免了以前需自行產生測試patterns的負擔, 巨有正積極將此一設計流程運用到其它的設計需求中。

  在日益復雜的環境中,IC驗證是否完整,已成為一個設計方案成功與否的重要分岐點。巨有科技認知到系統驗證的重要性,把完整的FPGA驗證方案加入到整個IC的設計流程。此FPGA驗證系統最多可放入600萬邏輯閘,並藉由彈性與多變化的外接模組,迅速地與客戶系統聯結,提供一個real time的系統驗證環境。

  巨有科技執行長賴志賢表示,該公司過去已經向客戶證明了巨有科技在後段設計服務的實力,很高興在此次對客戶的設計服務中,提供一個total solution,滿足客戶設計及時程上的要求,並得到客戶的最高滿意度,這是巨有科技所一直秉持的服務態度。