CUSTOMER REQUEST (COT)

CUSTOMER: APPLICATION: E-mail:
REQUEST BY: FAX: TEL:
PGC SALES:                  Web:


DESIGN NAME: DATA IN: GDSII¡@OTHERS:
1.¡@PROCESS:16nm 20nm 28nm 40nm 55nm 65nm 90nm 0.11um 0.13um 0.18um 0.25um 0.35um 0.5um 0.6um P M
¡@¡@¡@¡@¡@¡@EMB_FLASH
2.¡@CUSTOM BLOCKS:
¡@¡@
3.¡@CYBER SHUTTLE(MPW): SCHEDULE:
4.¡@PACKAGE:(**)mm Pb Free Tapping BGA/CSP (*)
¡@¡@OPEN CLOSE TOOLNORMALPb Free(W/Br)GREEN(Pb+Br Free)WAFER BASEDIE BASE
5. BGA SUBSTRATE: 2 LAYERS 4 LAYERS TOOLING CHARGE FOR PACKAGE
6.¡@TOTAL PINS = I/O PINS + POWER PINS
7.¡@SUPPLY VOLTAGE(V): CORE: V¡@I/O: V¡@ 5V TOLERANT
¡@ ¡@ ¡@¡@¡@¡@¡@¡@¡@¡@¡@ MIXED POWER VDD1=5V VDD2=3V¡@OTHERS
8.¡@LOGIC GATES COUNT:
9.¡@CLOCK FREQ(Mhz) DOMAIN:
10.¡@ESTIMATED POWER DISSIPATION:W
11.¡@IP:
12.¡@MIXED MODE IP:PLL ¡@ A/D D/A
13.¡@SPECIAL I/O IP:PCIe Gen2/Gen3 ¡@ LVDS ¡@ USB(2.03.0) ¡@ I2C
¡@¡@DDR2/DDR3¡@¡@OTHERS
14.¡@TURNKEY TESTING: 1MHZ TEST PATTERN¡@¡@10 MHZ TEST PATTERN¡@¡@REAL TIME
¡@¡@BY OTHERS¡@¡@COMMERCIAL¡@¡@INDUSTRIAL¢J ~ ¢J
15.¡@OPTION SERVICE:
¡@¡@RELIABILITY TEST FIB SUPER HOT RUN PLOT LAYOUT PROBE CARD TOOLING
¡@¡@OTHERS
16.¡@TAPE OUT SERVICE: IP MERGE SERVICE PHYSICAL VERIFICATION TAPE OUT
17.¡@TURNKEY(TESTING) SERVICE:
¡@¡@TEST PATTERN DEVELOPMENT OTHERS
¡@¡@TESTING KIT:PROBE CARD(C/P) LOAD/DUT BOARD(F/T)
¡@¡@¡@¡@¡@¡@¡@¡@¡@ SPECIAL ITEM: MIXED MODE SPECIAL MEMORY SPECIAL I/O
¡@¡@¡@¡@¡@¡@¡@¡@¡@ OTHERS
¡@¡@HOURLY RATE: Credence D10 Chroma 3650Agilent 93000 OTHERS
¡@¡@M/P TESTING TIME OTHERS
18.¡@CUSTOMER SCHEDULE AND INFORMATION
¡@¡@TAPE OUT E/SQTY PCS¡@PILOT RUN M/P
¡@¡@FORECAST Q'TY/MONTH,/YEAR
¡@¡@TARGET NRE/UNIT PRICE
¡@¡@TARGET CHIP SIZE MIL2 = mm2

SPECIAL REQUEST/REMARKS: