
巨有科技结合2.5D/3D先进封装技术突破「内存墙」,加速AI/HPC ASIC创新
2025/10/9
随着AI模型规模与运算需求爆炸式成长,芯片设计的最大挑战已不再是单纯的算力,而是处理器与内存带宽之间的落差。即便处理器效能不断提升,但若资料无法实时输送,整体系统表现仍会受限。为解决这一瓶颈,Die-to-Die高速互连与HBM4/PHY IP整合正成为新一代AI与HPC芯片设计的关键技术。
巨有科技 (Progate Group Corporation, PGC, TPEx:8227) 作为TSMC DCA(台积电设计中心联盟)一员,凭借ASIC Turnkey服务与Synopsys IP OEM Program 的优势,提供与国际同业并驾齐驱的先进技术整合能力,同时以更具竞争力的高CP值服务,协助全球客户加速AI与高效能运算应用的落地与量产。
技术亮点:从设计到量产的完整支持
- Die-to-Die互连与Chiplet架构
- 支持2.5D/3D封装整合技术,提供高速、低延迟、低功耗的芯片间通讯。
- 符合 UCIe标准,确保Chiplet在异质整合与跨供应链环境中具备互操作性与可扩展性。
- 满足Chiplet架构下的高带宽需求,助力设计更灵活的多芯片系统。
- HBM4 / PHY IP整合
- 透过Synopsys验证的IP,巨有科技能快速导入HBM4内存与PHY IP,缩短设计周期并强化设计可靠性。
- 协助设计团队克服带宽限制,实现TB/s级的数据吞吐。
- TSMC DCA认证优势
- 作为TSMC DCA成员,巨有科技具备从设计到投片的完整支持能力。
- 客户可透过TSMC的CyberShuttle多项目晶圆计划快速进行Prototype验证与修正,并透过巨有科技Turnkey服务加速量产。
- 所有设计皆可无缝衔接主要晶圆代工生态系的高阶封装Wafer-on-Wafer (WoW)与2.5D/3D整合架构。
- AI/HPC应用导向
- 专用的ASIC可广泛应用于AI加速器、数据中心与高速网络交换芯片。
- 支持AI训练、HPC仿真与巨量数据处理,满足新世代高算力场景。
生态链整合
巨有科技的服务与TSMC紧密结合,并搭配Synopsys认证EDA / IP,提供高速接口IP → ASIC设计服务 → 制程服务 → 封装服务 → 验证 → 测试 → 量产的完整Turnkey模式。
除了自有测试机台与测试验证能力之外,巨有科技也与多家高阶测试厂维持紧密的长期合作关系,能针对先进制程与高频高速接口进行精准测试与分析。
这样的整合大幅降低设计风险、协助客户加速产品上市进程,并使设计结果能够与主流先进封装技术(如2.5D/3D整合、及主要晶圆代工生态系的wafer-on-wafer架构)、以及 UCIe等国际标准兼容。
客户效益
巨有科技强调高可靠度、低风险、快速量产的ASIC Turnkey服务,帮助客户专注于差异化设计与市场应用:
- 降低整体设计跟ASIC成本
- 提升设计成功率与产品稳定性
- 提供跨区域服务,从台湾、日本、中国到美国市场,支持全球AI与HPC应用布局
公司简介
关于巨有科技
巨有科技(Progate Group Corporation, PGC, TPEx:8227) 成立于1991年,为TSMC Design Center Alliance (DCA) 一员,专注于提供 ASIC Turnkey服务,涵盖IP授权、前端设计、DFT、后端实现(APR)、测试与量产。巨有科技同时也是Synopsys IP OEM Program成员,能结合全球领先IP资源与先进制程,为客户提供高效能、高可靠度的ASIC设计解决方案。