巨有科技結合2.5D/3D先進封裝技術突破「記憶體牆」，加速AI/HPC ASIC創新
2025/10/9
隨著AI模型規模與運算需求爆炸式成長，晶片設計的最大挑戰已不再是單純的算力，而是處理器與記憶體頻寬之間的落差。即便處理器效能不斷提升，但若資料無法即時輸送，整體系統表現仍會受限。為解決這一瓶頸，Die-to-Die高速互連與HBM4/PHY IP整合正成為新一代AI與HPC晶片設計的關鍵技術。
巨有科技 (Progate Group Corporation, PGC, TPEx:8227) 作為TSMC DCA（台積電設計中心聯盟）一員，憑藉ASIC Turnkey服務與Synopsys IP OEM Program 的優勢，提供與國際同業並駕齊驅的先進技術整合能力，同時以更具競爭力的高CP值服務，協助全球客戶加速AI與高效能運算應用的落地與量產。
技術亮點：從設計到量產的完整支援
- Die-to-Die互連與Chiplet架構
- 支援2.5D/3D封裝整合技術，提供高速、低延遲、低功耗的晶片間通訊。
- 符合 UCIe標準，確保Chiplet在異質整合與跨供應鏈環境中具備互通性與可擴展性。
- 滿足Chiplet架構下的高頻寬需求，助力設計更靈活的多晶片系統。
- HBM4 / PHY IP整合
- 透過Synopsys驗證的IP，巨有科技能快速導入HBM4記憶體與PHY IP，縮短設計週期並強化設計可靠性。
- 協助設計團隊克服頻寬限制，實現TB/s級的資料吞吐。
- TSMC DCA認證優勢
- 作為TSMC DCA成員，巨有科技具備從設計到投片的完整支援能力。
- 客戶可透過TSMC的CyberShuttle多專案晶圓計畫快速進行Prototype驗證與修正，並透過巨有科技Turnkey服務加速量產。
- 所有設計皆可無縫銜接主要晶圓代工生態系的高階封裝Wafer-on-Wafer (WoW)與2.5D/3D整合架構。
- AI/HPC應用導向
- 專用的ASIC可廣泛應用於AI加速器、資料中心與高速網路交換晶片。
- 支持AI訓練、HPC模擬與巨量資料處理，滿足新世代高算力場景。
生態鏈整合
巨有科技的服務與TSMC緊密結合，並搭配Synopsys認證EDA / IP，提供高速介面IP → ASIC設計服務 → 製程服務 → 封裝服務 → 驗證 → 測試 → 量產的完整Turnkey模式。
除了自有測試機台與測試驗證能力之外，巨有科技也與多家高階測試廠維持緊密的長期合作關係，能針對先進製程與高頻高速介面進行精準測試與分析。
這樣的整合大幅降低設計風險、協助客戶加速產品上市進程，並使設計結果能夠與主流先進封裝技術（如2.5D/3D整合、及主要晶圓代工生態系的wafer-on-wafer架構）、以及 UCIe等國際標準兼容。
客戶效益
巨有科技強調高可靠度、低風險、快速量產的ASIC Turnkey服務，幫助客戶專注於差異化設計與市場應用：
- 降低整體設計跟ASIC成本
- 提升設計成功率與產品穩定性
- 提供跨區域服務，從台灣、日本、中國到美國市場，支持全球AI與HPC應用布局
公司簡介
關於巨有科技
巨有科技（Progate Group Corporation, PGC, TPEx:8227) 成立於1991年，為TSMC Design Center Alliance (DCA) 一員，專注於提供 ASIC Turnkey服務，涵蓋IP授權、前端設計、DFT、後端實現(APR)、測試與量產。巨有科技同時也是Synopsys IP OEM Program成員，能結合全球領先IP資源與先進製程，為客戶提供高效能、高可靠度的ASIC設計解決方案。
